Glossary entry (derived from question below)
English term or phrase:
source die
German translation:
Bondierung zwischen Source-Kontakt und Die-Kontakt (Halbleitertechnik)
Added to glossary by
hausencla
Nov 1, 2007 16:41
16 yrs ago
English term
source die
English to German
Tech/Engineering
Electronics / Elect Eng
bond pads
ist das vielleicht die Source-Matrix? Oder wie wird sowas uebersetzt?
Es geht um die Pruefung von BondPads, leider habe ich nichts gefunden - im selben Zusammenhang gibt es auch den gate die und den chest wall.
Es geht um die Pruefung von BondPads, leider habe ich nichts gefunden - im selben Zusammenhang gibt es auch den gate die und den chest wall.
Proposed translations
(German)
4 | s.u. | Detlef Mahne (X) |
4 | Source-Die (Bondpads) | Dirk Wittke |
Change log
Nov 1, 2007 19:11: Steffen Walter changed "Term asked" from "source die (bond pads)" to "source die" , "Field" from "Science" to "Tech/Engineering" , "Field (specific)" from "Engineering (general)" to "Electronics / Elect Eng" , "Field (write-in)" from "(none)" to "bond pads"
Proposed translations
1 day 5 hrs
Selected
s.u.
Anhand dieser Dissatationen und Ausarbeitungen kannst du dir einen Überblick verschaffen:
http://ubdata.uni-paderborn.de/ediss/14/2006/panneman/disser...
http://elib.uni-stuttgart.de/opus/volltexte/2001/862/pdf/arb...
http://elib.uni-stuttgart.de/opus/volltexte/2007/3250/pdf/Th...
http://www.vde.com/NR/rdonlyres/CA8618D0-7BFA-47DB-A9CE-163D...
http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html
Mir stellte sich die Frage, was wird eigentlich mit was gebondet, damit man den ganzen Vorgang versteht und somit die Begriffe richtig zuordnen kann. Also fand ich dieses in Wikipedia:
Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden.
Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen.
Hier wird das Verfahren genau geschildert: http://www-1.tu-cottbus.de/BTU/Fak3/FvMisyte/mstLehre/Dokume...
Also muss der Nacktchip (Die) mit einem Substrat (Leiterplatte, Keramiksubstrat...) gebondet werden. Da Leiterplatten aus elektr. Bauteilen bestehen, die also auch Halbleiterbauelemente wie Transistoren (mit Source-, Drain- und Gate-Kontakten bzw. Pads) etc. enthalten, müssen diese mit Hilfe eines Bonddrahtes verbunden werden, der wiederum mit Die-Pads und Source-/Gate-Pads gebondet wird (als sogenannte Lötstelle).
Hierzu:
http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html
Also bedeutet der Begriff "source die bzw. gate die" nichts anderes als die "Bondierung zwischen Source-Kontakt und Die-Kontakt" und darf mit Sicherheit nicht als "Source-Die bzw. Gate-Die" bezeichnet werden.
--------------------------------------------------
Note added at 1 Tag10 Stunden (2007-11-03 03:14:44 GMT)
--------------------------------------------------
Ein Übersetzungsvorschlag, der mir über Nacht einfiel:
Überprüfen Sie die Schadstellen (zwischen Source, Gate, Die....)
Fänd ich persönlich besser als
Überprüfen Sie die Schadstellen (zwischen Source und Die, Gate und Die,...)
--------------------------------------------------
Note added at 1 Tag11 Stunden (2007-11-03 04:16:33 GMT)
--------------------------------------------------
Weitere Quelle zur Schadstellen-Analyse von mehrlagigen Halbleiterbauteilen:
http://edocs.tu-berlin.de/diss/2000/berger_dirk.pdf
--------------------------------------------------
Note added at 2 Tage12 Stunden (2007-11-04 04:49:21 GMT)
--------------------------------------------------
Da ich mit meiner Meinung nicht alleine dastehe (siehe Edward mit prakt. Erfahrung), ist die Bezeichnung "Gate-Die bzw. Source-Die" irreführend und vom "deutschen wissenschaftlichen Standpunkt" nicht vertreten. (siehe alle Dissertations-Links - Suche alle Source und Gate - Kombinationen (Strom, Spannung , Kontakte(pads) - mMn wird dort sehr deutlich, dass es sich um Anschlüsse von Halbleiterbauelementen handelt und nicht zu verwechseln ist mit Halbleiterchip (Die)). Damit diese alle mit Strom versorgt werden, müssen sie dementsprechend gebondet werden (Prinzip des Drahtbondens).
In halbwegs chronoligischer Reihenfolge:
Wafer
Als Wafer (engl. „Waffel“ oder „Oblate“) wird in der Halbleiter-, Photovoltaikindustrie und Mikromechanik die kreisrunde oder quadratische, ca. 1 mm dicke Scheibe bezeichnet, auf der elektronische Bauelemente, vor allem integrierte Schaltkreise (IC, "Chip") oder mikromechanische Bauelemente oder photoelektrische Beschichtungen durch verschiedene technische Verfahren hergestellt werden.
Integrierter Schaltkreis
Ein integrierter Schaltkreis (auch integrierte Schaltung, engl. integrated circuit, kurz IC) ist eine auf kleinstem Raum auf einem einzigen Stück Halbleitersubstrat (Chip, engl. Die) untergebrachte (integrierte) elektronische Schaltung. Man nennt sie daher im Gegensatz zu gelöteten Leiterplatten und ähnlichem auch Festkörperschaltkreis oder monolithischer Schaltkreis.
Merkmal ist, dass auf oder in einem einkristallinen Substrat eine große Zahl an verschiedenartigen oder gleichen aktiven und passiven "Halbleiterbauelementen (dazu gehören auch Transistoren mit Source, Gate und Drain mit ihren Pads - siehe unten Prinzip des Drahtbondens), Widerständen und Kondensatoren sowie verbindenden Leiterzügen hergestellt werden.
Die (einzelner ungehäuster Halbleiterchip)
Die (engl. „Würfel, Plättchen“, Plural: dice) ist in der Halbleitertechnik die Bezeichnung eines einzelnen ungehäusten Halbleiterchips. Ein Die wird üblicherweise durch Sägen eines fertig verarbeiteten Wafers gewonnen.
Als Known Good Die (KGD) bezeichnet man ein entsprechend den Vorgaben getestetes und als gut befundenes Halbleiterplättchen, welches je nach Produkt ein einzelnes Bauelement, z. B. einen Transistor, oder auch eine komplexe Schaltung wie einen Mikroprozessor enthalten kann.
Transistoren
Ein Transistor ist ein elektronisches Halbleiterbauelement, bestehend aus einem Halbleiter als Grundmaterial, das zum Schalten und zum Verstärken von elektrischen Strömen und Spannungen verwendet wird. Der Transistor erlaubt durch kleine Steuerspannungen bzw. kleine Steuerströme größere elektrische Ströme ohne mechanische Bewegungen zu beeinflussen. Die Bezeichnung ist eine Kurzform für die englische Bezeichnung Transfer Varistor oder Transformation Resistor die den Transistor als einen durch Spannung oder Strom steuerbaren elektrischen Widerstand (engl. resistor) beschreibt.
Metal Oxide Semiconductor Field Effect Transistor
Ein MOSFET ist ein aktives Bauelement. Er arbeitet wie ein spannungsgesteuerter Widerstand. Er besitzt drei Anschlüsse (Elektroden): G (Gate, dt. Steuerelektrode), D (Drain), S (Source). Bei einigen Bauformen wird ein zusätzlicher Anschluss B (bulk, Substrat) nach außen geführt. Meistens ist das Bulk jedoch intern mit dem Source verbunden. Mit MOSFETs, die einen separaten Bulkanschluss besitzen, lassen sich zwischen Source und Drain kleinere Wechselspannungen steuern und schalten, wenn der Substratanschluss – im Falle von n-Kanal-MOSFET – negativer als die Wechselspannung gehalten wird. (siehe vor allem die Zeichnung, was ein Transistor ausmacht)
Chipbonden
Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden.
Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen.
Prinzip des Drahtbondens
Die bei einem Chip von außen sichtbaren Anschlüsse ("pins") sind über Bonddrähte im Innern des Chips mit den "Anschlüssen (Pads)" des "Siliziumchips (engl. auch "die")" verbunden. Die Durchmesser solcher Drähte liegen zumeist im Bereich zwischen 25/1000 und 50/1000 mm (25 und 50 µm). Im Bereich der Leistungselektronik kommen reine (99,99 % Al-Anteil und höher) Aluminium-Materialien zur Anwendung, bei diskreten Halbleitern (Dioden, Transistoren) wird zumeist hochreines Gold verwendet.
Das Prinzip des Drahtbondens ist die Verbindung zwischen Nacktchips (Die) und Verdrahtungsträger mit Hilfe eines hauchdünnen Drahtes. Dieser wird von der Anschlussfläche des Chips zur Anschlussfläche des Substrates gezogen und "verschweißt". Dabei werden hauptsächlich die beiden Unterverfahren Thermosonicbonden und Ultrasonicbonden angewendet.
Die Flip-Chip-Montage (dt. „Wende-Montage“) ist ein Verfahren der Aufbau- und Verbindungstechnik (AVT) zur Kontaktierung von ungehäusten Halbleiter-Chips (engl. bare die) mittels Kontaktierhügel - sogenannter „Bumps“.
Flip-Chip-Montage
Bei der Flip-Chip-Montage wird der Chip direkt, ohne weitere Anschlussdrähte, mit der aktiven Kontaktierungsseite nach unten - zum Substrat/Schaltungsträger hin - montiert. Daher auch der Name Flip-Chip (engl. „to flip“ heißt „umdrehen“). Dies führt zu besonders geringen Abmessungen des Gehäuses und kurzen Leiterlängen. Bei sehr komplexen Schaltkreisen bietet diese Technologie oft die einzige sinnvolle Verbindungsmöglichkeit an, weil zum Teil mehrere tausend Kontakte realisiert werden müssen. So kann die gesamte Fläche des Dies zur Kontaktierung genutzt werden. Im Gegensatz zum Drahtbonden, wo dies nicht oder nur sehr begrenzt möglich ist, weil sich die Drähte kreuzen und sehr wahrscheinlich miteinander in Berührung kommen würden. Weiterhin werden beim Drahtbonden die Verbindungen nacheinander hergestellt. Bei der Flip-Chip-Bondtechnik erfolgt die Verbindung aller Kontakte gleichzeitig. Das spart Zeit.
Um die Chips zu bonden, werden neben beschriebenen Prozessen Löten und leitfähigem Kleben (s. unten) auch Pressschweißen (thermode bonding) als Fügeverfahren angewendet.
Weitere Packagebauformen sind unter Chipgehäuse aufgelistet.
Ultrasonicbonden
* Schritt 1: Das Ende des Bonddrahtes (rot dargestellt) an der Nadelspitze (blau dargestellt) wird auf die zu kontaktierende Fläche ("Bondpad", schwarz dargestellt) gepresst.
* Schritt 2: Die erste elektrische Verbindung entsteht, indem der Draht mittels eines kurzen Ultraschallpulses mikroverschweißt wird.
* Schritt 3: Anschließend wird die Nadel zum zweiten Kontaktierungsort bewegt, wobei Bonddraht durch die Nadelspitze nachgeführt wird. Dort wird er ebenfalls angepresst und mit einem Ultraschallpuls verbunden.
* Schritt 4: Die elektrische Verbindung ist nun hergestellt. Der Bondvorgang wird durch Entfernen der Nadel abgeschlossen, wobei der Draht abreißt (keine Drahtnachführung mehr).
--------------------------------------------------
Note added at 3 Tage2 Stunden (2007-11-04 19:04:18 GMT)
--------------------------------------------------
Mit "den entsprechenden Dice" läufst du nicht Gefahr, den einzelnen Die zu klassifizieren, sowie bei Dirks Vorschlag. Wie gesagt "Dice" werden aus Wafer mit integrierten Schaltkreisen gesägt, die, wie auch Edward bestätigt und je nach Größe, -zig Sources und Gates enthalten. Von Gate-Die bzw. Source-Die alleine zu sprechen, würde verwirren, da so eine Wafer-Produktion, waraus Dice schließlich gewonnen werden, nicht existiert.
http://ubdata.uni-paderborn.de/ediss/14/2006/panneman/disser...
http://elib.uni-stuttgart.de/opus/volltexte/2001/862/pdf/arb...
http://elib.uni-stuttgart.de/opus/volltexte/2007/3250/pdf/Th...
http://www.vde.com/NR/rdonlyres/CA8618D0-7BFA-47DB-A9CE-163D...
http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html
Mir stellte sich die Frage, was wird eigentlich mit was gebondet, damit man den ganzen Vorgang versteht und somit die Begriffe richtig zuordnen kann. Also fand ich dieses in Wikipedia:
Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden.
Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen.
Hier wird das Verfahren genau geschildert: http://www-1.tu-cottbus.de/BTU/Fak3/FvMisyte/mstLehre/Dokume...
Also muss der Nacktchip (Die) mit einem Substrat (Leiterplatte, Keramiksubstrat...) gebondet werden. Da Leiterplatten aus elektr. Bauteilen bestehen, die also auch Halbleiterbauelemente wie Transistoren (mit Source-, Drain- und Gate-Kontakten bzw. Pads) etc. enthalten, müssen diese mit Hilfe eines Bonddrahtes verbunden werden, der wiederum mit Die-Pads und Source-/Gate-Pads gebondet wird (als sogenannte Lötstelle).
Hierzu:
http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html
Also bedeutet der Begriff "source die bzw. gate die" nichts anderes als die "Bondierung zwischen Source-Kontakt und Die-Kontakt" und darf mit Sicherheit nicht als "Source-Die bzw. Gate-Die" bezeichnet werden.
--------------------------------------------------
Note added at 1 Tag10 Stunden (2007-11-03 03:14:44 GMT)
--------------------------------------------------
Ein Übersetzungsvorschlag, der mir über Nacht einfiel:
Überprüfen Sie die Schadstellen (zwischen Source, Gate, Die....)
Fänd ich persönlich besser als
Überprüfen Sie die Schadstellen (zwischen Source und Die, Gate und Die,...)
--------------------------------------------------
Note added at 1 Tag11 Stunden (2007-11-03 04:16:33 GMT)
--------------------------------------------------
Weitere Quelle zur Schadstellen-Analyse von mehrlagigen Halbleiterbauteilen:
http://edocs.tu-berlin.de/diss/2000/berger_dirk.pdf
--------------------------------------------------
Note added at 2 Tage12 Stunden (2007-11-04 04:49:21 GMT)
--------------------------------------------------
Da ich mit meiner Meinung nicht alleine dastehe (siehe Edward mit prakt. Erfahrung), ist die Bezeichnung "Gate-Die bzw. Source-Die" irreführend und vom "deutschen wissenschaftlichen Standpunkt" nicht vertreten. (siehe alle Dissertations-Links - Suche alle Source und Gate - Kombinationen (Strom, Spannung , Kontakte(pads) - mMn wird dort sehr deutlich, dass es sich um Anschlüsse von Halbleiterbauelementen handelt und nicht zu verwechseln ist mit Halbleiterchip (Die)). Damit diese alle mit Strom versorgt werden, müssen sie dementsprechend gebondet werden (Prinzip des Drahtbondens).
In halbwegs chronoligischer Reihenfolge:
Wafer
Als Wafer (engl. „Waffel“ oder „Oblate“) wird in der Halbleiter-, Photovoltaikindustrie und Mikromechanik die kreisrunde oder quadratische, ca. 1 mm dicke Scheibe bezeichnet, auf der elektronische Bauelemente, vor allem integrierte Schaltkreise (IC, "Chip") oder mikromechanische Bauelemente oder photoelektrische Beschichtungen durch verschiedene technische Verfahren hergestellt werden.
Integrierter Schaltkreis
Ein integrierter Schaltkreis (auch integrierte Schaltung, engl. integrated circuit, kurz IC) ist eine auf kleinstem Raum auf einem einzigen Stück Halbleitersubstrat (Chip, engl. Die) untergebrachte (integrierte) elektronische Schaltung. Man nennt sie daher im Gegensatz zu gelöteten Leiterplatten und ähnlichem auch Festkörperschaltkreis oder monolithischer Schaltkreis.
Merkmal ist, dass auf oder in einem einkristallinen Substrat eine große Zahl an verschiedenartigen oder gleichen aktiven und passiven "Halbleiterbauelementen (dazu gehören auch Transistoren mit Source, Gate und Drain mit ihren Pads - siehe unten Prinzip des Drahtbondens), Widerständen und Kondensatoren sowie verbindenden Leiterzügen hergestellt werden.
Die (einzelner ungehäuster Halbleiterchip)
Die (engl. „Würfel, Plättchen“, Plural: dice) ist in der Halbleitertechnik die Bezeichnung eines einzelnen ungehäusten Halbleiterchips. Ein Die wird üblicherweise durch Sägen eines fertig verarbeiteten Wafers gewonnen.
Als Known Good Die (KGD) bezeichnet man ein entsprechend den Vorgaben getestetes und als gut befundenes Halbleiterplättchen, welches je nach Produkt ein einzelnes Bauelement, z. B. einen Transistor, oder auch eine komplexe Schaltung wie einen Mikroprozessor enthalten kann.
Transistoren
Ein Transistor ist ein elektronisches Halbleiterbauelement, bestehend aus einem Halbleiter als Grundmaterial, das zum Schalten und zum Verstärken von elektrischen Strömen und Spannungen verwendet wird. Der Transistor erlaubt durch kleine Steuerspannungen bzw. kleine Steuerströme größere elektrische Ströme ohne mechanische Bewegungen zu beeinflussen. Die Bezeichnung ist eine Kurzform für die englische Bezeichnung Transfer Varistor oder Transformation Resistor die den Transistor als einen durch Spannung oder Strom steuerbaren elektrischen Widerstand (engl. resistor) beschreibt.
Metal Oxide Semiconductor Field Effect Transistor
Ein MOSFET ist ein aktives Bauelement. Er arbeitet wie ein spannungsgesteuerter Widerstand. Er besitzt drei Anschlüsse (Elektroden): G (Gate, dt. Steuerelektrode), D (Drain), S (Source). Bei einigen Bauformen wird ein zusätzlicher Anschluss B (bulk, Substrat) nach außen geführt. Meistens ist das Bulk jedoch intern mit dem Source verbunden. Mit MOSFETs, die einen separaten Bulkanschluss besitzen, lassen sich zwischen Source und Drain kleinere Wechselspannungen steuern und schalten, wenn der Substratanschluss – im Falle von n-Kanal-MOSFET – negativer als die Wechselspannung gehalten wird. (siehe vor allem die Zeichnung, was ein Transistor ausmacht)
Chipbonden
Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden.
Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen.
Prinzip des Drahtbondens
Die bei einem Chip von außen sichtbaren Anschlüsse ("pins") sind über Bonddrähte im Innern des Chips mit den "Anschlüssen (Pads)" des "Siliziumchips (engl. auch "die")" verbunden. Die Durchmesser solcher Drähte liegen zumeist im Bereich zwischen 25/1000 und 50/1000 mm (25 und 50 µm). Im Bereich der Leistungselektronik kommen reine (99,99 % Al-Anteil und höher) Aluminium-Materialien zur Anwendung, bei diskreten Halbleitern (Dioden, Transistoren) wird zumeist hochreines Gold verwendet.
Das Prinzip des Drahtbondens ist die Verbindung zwischen Nacktchips (Die) und Verdrahtungsträger mit Hilfe eines hauchdünnen Drahtes. Dieser wird von der Anschlussfläche des Chips zur Anschlussfläche des Substrates gezogen und "verschweißt". Dabei werden hauptsächlich die beiden Unterverfahren Thermosonicbonden und Ultrasonicbonden angewendet.
Die Flip-Chip-Montage (dt. „Wende-Montage“) ist ein Verfahren der Aufbau- und Verbindungstechnik (AVT) zur Kontaktierung von ungehäusten Halbleiter-Chips (engl. bare die) mittels Kontaktierhügel - sogenannter „Bumps“.
Flip-Chip-Montage
Bei der Flip-Chip-Montage wird der Chip direkt, ohne weitere Anschlussdrähte, mit der aktiven Kontaktierungsseite nach unten - zum Substrat/Schaltungsträger hin - montiert. Daher auch der Name Flip-Chip (engl. „to flip“ heißt „umdrehen“). Dies führt zu besonders geringen Abmessungen des Gehäuses und kurzen Leiterlängen. Bei sehr komplexen Schaltkreisen bietet diese Technologie oft die einzige sinnvolle Verbindungsmöglichkeit an, weil zum Teil mehrere tausend Kontakte realisiert werden müssen. So kann die gesamte Fläche des Dies zur Kontaktierung genutzt werden. Im Gegensatz zum Drahtbonden, wo dies nicht oder nur sehr begrenzt möglich ist, weil sich die Drähte kreuzen und sehr wahrscheinlich miteinander in Berührung kommen würden. Weiterhin werden beim Drahtbonden die Verbindungen nacheinander hergestellt. Bei der Flip-Chip-Bondtechnik erfolgt die Verbindung aller Kontakte gleichzeitig. Das spart Zeit.
Um die Chips zu bonden, werden neben beschriebenen Prozessen Löten und leitfähigem Kleben (s. unten) auch Pressschweißen (thermode bonding) als Fügeverfahren angewendet.
Weitere Packagebauformen sind unter Chipgehäuse aufgelistet.
Ultrasonicbonden
* Schritt 1: Das Ende des Bonddrahtes (rot dargestellt) an der Nadelspitze (blau dargestellt) wird auf die zu kontaktierende Fläche ("Bondpad", schwarz dargestellt) gepresst.
* Schritt 2: Die erste elektrische Verbindung entsteht, indem der Draht mittels eines kurzen Ultraschallpulses mikroverschweißt wird.
* Schritt 3: Anschließend wird die Nadel zum zweiten Kontaktierungsort bewegt, wobei Bonddraht durch die Nadelspitze nachgeführt wird. Dort wird er ebenfalls angepresst und mit einem Ultraschallpuls verbunden.
* Schritt 4: Die elektrische Verbindung ist nun hergestellt. Der Bondvorgang wird durch Entfernen der Nadel abgeschlossen, wobei der Draht abreißt (keine Drahtnachführung mehr).
--------------------------------------------------
Note added at 3 Tage2 Stunden (2007-11-04 19:04:18 GMT)
--------------------------------------------------
Mit "den entsprechenden Dice" läufst du nicht Gefahr, den einzelnen Die zu klassifizieren, sowie bei Dirks Vorschlag. Wie gesagt "Dice" werden aus Wafer mit integrierten Schaltkreisen gesägt, die, wie auch Edward bestätigt und je nach Größe, -zig Sources und Gates enthalten. Von Gate-Die bzw. Source-Die alleine zu sprechen, würde verwirren, da so eine Wafer-Produktion, waraus Dice schließlich gewonnen werden, nicht existiert.
Note from asker:
Dein Vorschlag gefaellt mir sehr gut, ich wuerde aber doch gerne auch ausdruecken, dass es sich um zwei verschiedene "Die" handelt - dementsprechend kann ich auch sagen: Schadstellen (danke!) zwischen Gate, Source, den entsprechenden Dice und Chest Wall ueberpruefen, oder? Oder ist das auch irrefuehrend? Was meinst Du? Danke! |
4 KudoZ points awarded for this answer.
Comment: "Mit dieser Antwort haettest Du eigentlich mindestens 10 KudoZ Punkte verdient :)
vielen Dank fuer Deine Hilfe, und fuer die Ueberseztungsvorgschlaege!"
1 hr
English term (edited):
source die (bond pads)
Source-Die (Bondpads)
Entsprechend der Antwort zu "gate die"
Themengebiet: Halbleitertechnik
"Gate", "Source" und "Drain" sind die Bestandteile eines Transistors mit den Anschlüssen, die beim Bonden verdrahtet werden.
Zu "Bondpads" wirst du unter http://de.wikipedia.org/wiki/Drahtbonden fündig.
Das "Die" ist der Halbleiterchip in seiner unverpackten Urform:
http://de.wikipedia.org/wiki/Die_(Halbleitertechnik)
Themengebiet: Halbleitertechnik
"Gate", "Source" und "Drain" sind die Bestandteile eines Transistors mit den Anschlüssen, die beim Bonden verdrahtet werden.
Zu "Bondpads" wirst du unter http://de.wikipedia.org/wiki/Drahtbonden fündig.
Das "Die" ist der Halbleiterchip in seiner unverpackten Urform:
http://de.wikipedia.org/wiki/Die_(Halbleitertechnik)
Note from asker:
Habe mich am Ende fuer Detlef's Version entschieden. Trotzdem danke! |
Peer comment(s):
neutral |
Detlef Mahne (X)
: Logic gates (Logikgatter) are primarily implemented electronically using diodes or transistors. Gate arrays (feiner Untersch. zu Logic Gates) bleibt im D. unübersetzt, bitte auf Term. achten! Es wurde von Gate gesprochen! Frage geschlossen!
9 hrs
|
//Die Frage meinst du nicht ernst, oder? Gate-Arrays bzw. Logikgatter auf einem Die besitzen selbstverständlich auch Ein-/Ausgabepads. Wie willst du sie denn sonst ansteuern?
|
Discussion
• Source (Left [Top])
• Gates (Top and Bottom [Left and Right])
• Source (Right [Bottom])
• Chest Wall
Check any problem areas against the samples in Appendix A.
If a defect is found, follow these steps:
5.7.1. Zoom in for maximum viewing.
5.7.2. Establish maximum depth of field.
5.7.3. Focus for verification of defect position (above or below surface).
5.7.4. Check the defect location (gate die, source die, chest wall).
5.7.5. Take the panel to one of the microscopes to capture an image of the defect.
Das ist jetzt so der komplette Kontext. Schade, dachte schon fast das waere geloest :(
www.iht.uni-stuttgart.de/lehre/Grund_prak/V142.pdf